Docket No. 248183US2/tca

TENT AND TRADEMARK OFFICE IN THE UNITED S

IN RE APPLICATION OF: Tomoaki SHINO

GAU:

2811

SERIAL NO: 10/767,430

EXAMINER:

FILED:

January 30, 2004

FOR:

SEMICONDUCTOR DEVICE INCLUDING TRANSISTORS FORMED IN SEMICONDUCTOR LAYER HAVING SINGLE-CRYSTAL STRUCTURE ISOLATED FROM SUBSTRATE AND FABRICATION METHOD OF THE

SAME

SUBMISSION NOTICE REGARDING PRIORITY DOCUMENT(S)

COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313

SIR:

Certified copies of the Convention Application(s) corresponding to the above-captioned matter:

are submitted herewith

□ were filed in prior application

filed

☐ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

Joseph Scafetta, Jr. Registration No. 26,803

Customer Number 22850 Tel. (703) 413-3000

Fax. (703) 413-2220 (OSMMN 11/04)



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed w th this Office.

出 願 年 月 日 Date of Application:

2003年11月25日

以 願 番 号 ∴pplication Number:

特願2003-394321

FST. 10/C]:

plicant(s):

[J P 2 0 0 3 - 3 9 4 3 2 1]

願 人

株式会社東芝

CERTIFIED COPY OF PRIORITY DOCUMENT

2004年11月 2日

特許庁長官 Commissioner, Japan Patent Office 1) (1)



【書類名】 特許願 【整理番号】 03P146

【あて先】特許庁長官 殿【国際特許分類】H01L 21/8242

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地

株式会社東芝 横浜事業所内

【氏名】 篠智彰

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100092820

【弁理士】

【氏名又は名称】 伊丹 勝

【手数料の表示】

【予納台帳番号】 026893 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】明細書 1【物件名】図面 1【物件名】要約書 1【包括委任状番号】9810498

【書類名】特許請求の範囲

【請求項1】

基板と、

単結晶構造を有する第1導電型の半導体層と、

前記半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタと、

前記複数のトランジスタの前記第1ゲート電極を共通接続する第1ゲート線と、

前記一対の不純物領域下で前記半導体層を支持することにより前記基板と前記半導体層とを絶縁分離すると共に前記第1ゲート線が延びる方向に沿って前記基板上に設けられた 絶縁層と、

前記複数のトランジスタの前記チャネルボディ下で第2ゲート絶縁膜を介して前記チャネルボディと対向するように前記基板上に設けられ、前記第1ゲート電極のゲート長の1倍より大きく3倍以下のゲート長を有する第2ゲート電極と、

前記一対の不純物領域下の前記絶縁層に挟まれて前記第1ゲート線が延びる方向に沿って前記基板上に設けられると共に前記第2ゲート電極を共通接続する第2ゲート線と、を備える、

ことを特徴とする半導体装置。

【請求項2】

前記第1ゲート線はワード線を含み、

前記複数のトランジスタの各々は、前記チャネルボディの多数キャリア蓄積状態により データを記憶する記憶トランジスタを含む、

ことを特徴とする請求項1に記載の半導体装置。

【請求項3】

基板と、

単結晶構造を有する第1導電型の半導体層と、

前記半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタと、

前記複数のトランジスタの前記第1ゲート電極を共通接続する第1ゲート線と、

前記一対の不純物領域下で前記半導体層を支持することにより前記基板と前記半導体層とを絶縁分離すると共に前記第1ゲート線が延びる方向に沿って前記基板上に設けられた 絶縁層と、

前記複数のトランジスタの前記チャネルボディ下で第2ゲート絶縁膜を介して前記チャネルボディと対向するように前記基板上に設けられた第2ゲート電極と、

前記一対の不純物領域下の前記絶縁層に挟まれて前記第1ゲート線が延びる方向に沿って前記基板上に設けられると共に前記第2ゲート電極を共通接続する第2ゲート線と、

前記複数のトランジスタどうしを絶縁分離すると共に前記半導体層よりも下に位置する 底部を有する素子分離部と、を備える、

ことを特徴とする半導体装置。

【請求項4】

基板と、

単結晶構造を有する第1導電型の半導体層と、

前記半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタと、

前記複数のトランジスタの前記第1ゲート電極を共通接続する第1ゲート線と、

前記一対の不純物領域下で前記半導体層を支持することにより前記基板と前記半導体層とを絶縁分離すると共に前記第1ゲート線が延びる方向に沿って前記基板上に設けられた 絶縁層と、

前記複数のトランジスタの前記チャネルボディ下で第2ゲート絶縁膜を介して前記チャネルボディと対向するように前記基板上に設けられた第2ゲート電極と、

前記一対の不純物領域下の前記絶縁層に挟まれて前記第1ゲート線が延びる方向に沿って前記基板上に設けられると共に前記第2ゲート電極を共通接続する第2ゲート線と、 を備え、

前記半導体層の厚みは、前記チャネルボディの形成領域の方が前記不純物領域の形成領域よりも小さい、

ことを特徴とする半導体装置。

【請求項5】

絶縁層により基板から絶縁分離されると共に単結晶構造を有する第1導電型の半導体層と、この半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタが設けられた半導体装置の製造方法であって、

前記第1ゲート電極を共通接続する第1ゲート線が形成される第1ゲート線形成領域と、前記複数のトランジスタを絶縁分離するための素子分離部が形成される素子分離部形成領域と、が交差する箇所に開口部を有するエッチングストッパを形成する工程と、

前記一対の不純物領域が形成される前記半導体層下を通り前記第1ゲート線形成領域が 延びる方向に沿って前記絶縁層が残るように、前記エッチングストッパが形成された状態 で前記絶縁層をエッチングすることにより、前記チャネルボディが形成される前記半導体 層下に空洞部を有するエッチング領域を、前記第1ゲート線形成領域が延びる方向に沿っ て形成する工程と、

前記空洞部で露出する前記半導体層と接触する第2ゲート絶縁膜を形成する工程と、

前記第2ゲート絶縁膜を介して第2ゲート電極が設けられるように、前記第2ゲート電極を共通接続する第2ゲート線を、前記第1ゲート線形成領域が延びる方向に沿って前記エッチング領域に形成する工程と、

前記チャネルボディが形成される前記半導体層上に前記第1ゲート絶縁膜を介して前記第1ゲート電極が位置するように、前記第1ゲート電極を共通接続する前記第1ゲート線 を、前記第1ゲート線形成領域に形成する工程と、を備える、

ことを特徴とする半導体装置の製造方法。

【書類名】明細書

【発明の名称】半導体装置及びその製造方法

【技術分野】

[0001]

本発明は、例えばSOI(Silicon On Insulator)基板のような半導体基板に形成されたトランジスタを有する半導体装置及びその製造方法に関する。

【背景技術】

[0002]

半導体装置は、MOSトランジスタ等の素子を半導体基板に形成した構造を有す。半導体装置として、論理回路、DRAMのようなメモリが例示される。最近、従来のDRAM代替を目的として、より単純なセル構造でダイナミック記憶を可能とした半導体装置が提案されている(特許文献 1 参照)。メモリセルは、フローティングのボディ(チャネルボディ)を持つ一つのトランジスタにより構成される。このメモリセルは、ボディに過剰の多数キャリアが蓄積された状態を第 1 データ状態(例えば、データ " 1 ")、ボディから過剰の多数キャリアが放出された状態を第 2 データ状態(例えば、データ " 0 ")として、二値記憶を行う。

[0003]

このようなメモリセルを "FBC (Floating Body Cell)" といい、FBCを用いた半導体装置を "FBCメモリ"という。FBCメモリは、通常のDRAMのようにキャパシタを用いないから、セルアレイの構造が単純であり、単位セル面積が小さく、従って高集積化が容易であるという長所を持つ。

[0004]

さて、半導体装置の基板としてSOI基板がある。FBCもSOI基板に形成される。 SOI基板は、基板上に形成された埋め込み酸化層の上に単結晶構造のシリコン層が配置 された構造を有する。埋め込み酸化層により基板とシリコン層とが絶縁分離される。SO I基板を用いると、動作速度の高速化、省電力化等の効果が生じる。

[0005]

しかし、SOI基板を用いても、MOSトランジスタが微細化すると、短チャネル効果が原因となるリーク電流が増大する。これを解決する技術として、トランジスタのチャネルボディを二つのゲート電極で上下に挟んだ構造のダブルゲート型のMOSトランジスタが知られている(特許文献2参照)。

【特許文献1】特開2002-246571 (図25)

【特許文献2】特開平14-57337 (図5)

【発明の開示】

【発明が解決しようとする課題】

[0006]

二つのゲート電極のうち一方は、埋め込み酸化層に形成された空洞部に配置される。この酸化層は、シリコン層を支持する機能も有するため、所定の面積を残す必要があり、これがMOSトランジスタのサイズの小型化の妨げとなる。

[0007]

本発明の目的は、サイズを小さくできる半導体装置及びその製造方法を提供することである。

【課題を解決するための手段】

[0008]

本発明に係る半導体装置の一態様は、基板と、単結晶構造を有する第1導電型の半導体層と、前記半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタと、前記複数のトランジスタの前記第1ゲート電極を共通接続する第1ゲート線と、前記一対の不純物領域下で前記半導体層を支持することによ

り前記基板と前記半導体層とを絶縁分離すると共に前記第1ゲート線が延びる方向に沿って前記基板上に設けられた絶縁層と、前記複数のトランジスタの前記チャネルボディ下で第2ゲート絶縁膜を介して前記チャネルボディと対向するように前記基板上に設けられ、前記第1ゲート電極のゲート長の1倍より大きく3倍以下のゲート長を有する第2ゲート電極と、前記一対の不純物領域下の前記絶縁層に挟まれて前記第1ゲート線が延びる方向に沿って前記基板上に設けられると共に前記第2ゲート電極を共通接続する第2ゲート線と、を備える、ことを特徴とする。

[0009]

本発明に係る半導体装置の他の態様は、基板と、単結晶構造を有する第1導電型の半導体層と、前記半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタと、前記複数のトランジスタの前記第1ゲート電極を共通接続する第1ゲート線と、前記一対の不純物領域下で前記半導体層を支持することにより前記基板と前記半導体層とを絶縁分離すると共に前記第1ゲート線が延びる方向に沿って前記基板上に設けられた絶縁層と、前記複数のトランジスタの前記チャネルボディと対向するように前記基板上に設けられた第2ゲート電極と、前記一対の不純物領域下の前記絶縁層に挟まれて前記第1ゲート線が延びる方向に沿って前記基板上に設けられると共に前記第2ゲート電極を共通接続する第2ゲート線と、前記複数のトランジスタどうしを絶縁分離すると共に前記半導体層よりも下に位置する底部を有する素子分離部と、を備える、ことを特徴とする。

[0010]

本発明に係る半導体装置のさらに他の態様は、基板と、単結晶構造を有する第1導電型の半導体層と、前記半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタと、前記複数のトランジスタの前記第1ゲート電極を共通接続する第1ゲート線と、前記一対の不純物領域下で前記半導体層を支持することにより前記基板と前記半導体層とを絶縁分離すると共に前記第1ゲート線が延びる方向に沿って前記基板上に設けられた絶縁層と、前記複数のトランジスタの前記チャネルボディ下で第2ゲート絶縁膜を介して前記チャネルボディと対向するように前記基板上に設けられた第2ゲート絶縁膜を介して前記チャネルボディと対向するように前記基板上に設けられた第2ゲート電極と、前記一対の不純物領域下の前記絶縁層に挟まれて前記第1ゲート線が延びる方向に沿って前記基板上に設けられると共に前記第2ゲート電極を共通接続する第2ゲート線と、を備え、前記半導体層の厚みは、前記チャネルボディの形成領域の方が前記不純物領域の形成領域よりも小さい、ことを特徴とする。

[0011]

本発明に係る半導体装置の製造方法の一態様は、絶縁層により基板から絶縁分離されると共に単結晶構造を有する第1導電型の半導体層と、この半導体層上に第1ゲート絶縁膜を介して設けられた第1ゲート電極と、前記半導体層中に設けられかつドレイン領域及びソース領域となる第2導電型の一対の不純物領域と、これらの不純物領域の間の前記半導体層中に設けられた第1導電型のチャネルボディと、を含む複数のトランジスタが設けられた半導体装置の製造方法であって、前記第1ゲート電極を共通接続する第1ゲート線が形成される第1ゲート線形成領域と、前記複数のトランジスタを絶縁分離するための素子分離部が形成される素子分離部形成領域と、が交差する箇所に開口部を有するエッチングストッパを形成する工程と、前記一対の不純物領域が形成される前記半導体層下を通り前記第1ゲート線形成領域が延びる方向に沿って前記絶縁層が残るように、前記エッチングストッパが形成された状態で前記絶縁層をエッチングすることにより、前記チャネルボディが形成される前記半導体層下に空洞部を有するエッチング領域を、前記第1ゲート線形成領域が延びる方向に沿って形成する工程と、前記空洞部で露出する前記半導体層と接触する第2ゲート絶縁膜を形成する工程と、前記第2ゲート絶縁膜を介して第2ゲート電極

が設けられるように、前記第2ゲート電極を共通接続する第2ゲート線を、前記第1ゲート線形成領域が延びる方向に沿って前記エッチング領域に形成する工程と、前記チャネルボディが形成される前記半導体層上に前記第1ゲート絶縁膜を介して前記第1ゲート電極が位置するように、前記第1ゲート電極を共通接続する前記第1ゲート線を、前記第1ゲート線形成領域に形成する工程と、を備える、ことを特徴とする。

【発明の効果】

[0012]

本発明によれば、半導体装置のサイズを小さくすることができる。

【発明を実施するための最良の形態】

[0013]

本発明の実施形態を以下の項目に分けて説明する。

「第1実施形態]

(半導体装置の構造)

(半導体装置の動作)

(バックゲート電極)

(第1実施形態の主な効果)

(半導体装置の製造方法)

(半導体装置の平面構造の変形例)

「第2実施形態]

なお、各実施形態を説明する図において、既に説明した図の符号で示すものと同一のも のについては、同一符号を付すことにより説明を省略する。

[0014]

「第1実施形態]

第1実施形態に係る半導体装置は、FBCメモリである。この半導体装置の主な特徴は、ワード線方向に延びるバックゲート線を、ドレイン領域及びソース領域下に配置されかつワード線方向に延びる埋め込み酸化層で挟んだ構造を有することである。なお、第1実施形態において、メモリセルとして機能する記憶トランジスタはFBCを意味する。

[0015]

(半導体装置の構造)

図1は、第1実施形態に係る半導体装置のセルアレイ1の一部の平面図である。セルアレイ1は、複数の記憶トランジスタMTがマトリクス状に配置された構造を有する。記憶トランジスタMTは、フローティング状態のチャネルボディの多数キャリア蓄積状態によりデータを記憶する。以下、セルアレイ1の平面構造について詳細に説明する。

[0016]

セルアレイ1は、y方向に延びる複数の素子分離部3を備え、これらは隣と間隔を設けて配置されている。素子分離部3間の領域が素子形成領域5となる。素子形成領域5には、ドレイン領域7及びソース領域9となる一対の不純物領域が形成されている。

[0017]

セルアレイ1において、素子分離部3と交差するようにx方向に延びる複数のワード線WL(第1ゲート線の一例)が、隣と間隔を設けて配置されている。ワード線WLと素子形成領域5とが交差する箇所に記憶トランジスタMTが配置される。ワード線WLの下には、x方向、つまりワード線WLが延びる方向に沿ってバックゲート線(第2ゲート線の一例)BGLが設けられている。

[0018]

記憶トランジスタMTは、y方向の両隣の記憶トランジスタMTのうち、一方のトランジスタMTとドレイン領域7を共用し、他方のトランジスタMTとソース領域9を共用している。ドレイン領域7にはドレインプラグDPが接続されている。このプラグDPは、y方向に延びるビット線BLと接続されている。よって、ドレイン領域7には、ワード線WLと交差するビット線BLが接続されている。一方、ソース領域9にはソースプラグSPが接続されており、プラグSPはx方向に延びるソース線SLと接続されている。した

がって、ソース領域9には、ワード線WLが延びる方向に沿って設けられたソース線SLが接続されている。

[0019]

次に、第1実施形態に係るセルアレイの断面構造について、図2A、図2B、図2C及び図2Dを用いて説明する。図2A、図2B、図2C、図2Dは、それぞれ図1のA1 A2線、B1 B2線、C1 C2線、D1 D2線に沿った断面図である。

[0020]

記憶トランジスタMTは、フローティングのチャネルボディを持つNMOSトランジスタである。トランジスタMTは、シリコン基板11(基板の一例)、埋め込み酸化層13(絶縁層の一例)、単結晶構造のp型のシリコン層15(半導体層の一例)が積層された構造を有するSOI基板17に形成されている。

[0021]

記憶トランジスタMTは、シリコン層15中に形成されたn型の一対の不純物領域であるドレイン領域7及びソース領域9と、これらの領域7,9の間のシリコン層15中に設けられたp型のチャネルボディ19と、チャネルボディ19上に第1ゲート絶縁膜21を介して形成されると共にワード線WLに接続されたフロントゲート電極(第1ゲート電極の一例)23と、を備える。なお、第1ゲート絶縁膜21をフロントゲート絶縁膜と言うこともできる。

[0022]

ワード線WLのうち素子形成領域5と交差する箇所(図1参照)が、フロントゲート電極23となる。フロントゲート電極23がワード線WLで共通接続された記憶トランジスタMTどうしは、素子分離部3により絶縁分離される。

[0023]

チャネルボディ19は、フローティングボディである。記憶トランジスタMTは、チャネルボディ19が過剰の多数キャリアを保持する第1データ状態と、チャネルボディ21が第1データ状態より少ない多数キャリアを保持する第2データ状態とのいずれかを記憶する。

[0024]

埋め込み酸化層13は、ドレイン領域7及びソース領域9下であって、図1のワード線WLが延びる方向に沿ってシリコン基板11上に設けられている。これにより、埋め込み酸化層13は、シリコン層15とシリコン基板11とを絶縁分離すると共にシリコン層15を支持する。

[0025]

チャネルボディ19下の埋め込み酸化層13は除去されている。この箇所にバックゲート電極(第2ゲート電極の一例)25が配置されている。バックゲート電極25は、チャネルボディ19下で第2ゲート絶縁膜27を介してチャネルボディ19と対向していると共に第2ゲート絶縁膜27と同時に形成されたシリコン酸化膜29を介してシリコン基板11上に位置している。バックゲート電極25の中心部には空隙31がある。これはバックゲート電極25となるアモルファスシリコン膜の形成時に生じたものである。なお、第2ゲート絶縁膜27をバックゲート絶縁膜と言うこともできる。

[0026]

ドレイン領域7下の埋め込み酸化層13とソース領域9下の埋め込み酸化層13とで挟まれるように、ワード線WLが延びる方向に沿ってバックゲート線BGLが、シリコン基板11上に配置されている。この線BGLは、素子分離部3下でシリコン基板11と接続されている。バックゲート線BGLは、同じ行にある記憶トランジスタMTのバックゲート電極25を共通接続する。

[0027]

ドレイン領域7やソース領域9上にはシリサイド33が形成され、フロントゲート電極23上にはシリサイド35が形成されている。フロントゲート電極23の側面には、サイドウォール37が設けられている。記憶トランジスタMTを覆うようにシリサイド33,

35上にシリコン窒化膜39が形成されている。

[0028]

シリコン窒化膜39上に層間絶縁膜41が形成されている。層間絶縁膜41にはソース領域9と接続するソースプラグSP、ドレイン領域7と接続するドレインプラグDPの下部43がそれぞれ埋め込まれている。層間絶縁膜41は層間絶縁膜45で覆われている。層間絶縁膜45にはソースプラグSPと接続するソース線SLが埋め込まれている。また、膜45には、ドレインプラグDPの下部43と接続するドレインプラグDPの中間部47が埋め込まれている。

[0029]

層間絶縁膜45上には層間絶縁膜49が形成されている。層間絶縁膜49には、ドレインプラグDPの中間部47と接続するドレインプラグDPの上部51が埋め込まれている。ドレインプラグDPは、下部43、中間部47及び上部51で構成されている。層間絶縁膜49上には、ドレインプラグDPと接続されたビット線BLが形成されている。

[0030]

なお、SOI基板17には、論理回路を混載することもできる。図3は、この論理回路の構成要素となるPMOSトランジスタPQとNMOSトランジスタNQの断面図である。これらのロジックトランジスタは、シリコン層15に形成される。

[0031]

ロジックトランジスタの形成領域では、厚い埋め込み酸化層13により、シリコン基板 11とシリコン層15との寄生容量を小さくしている。これにより、高速かつ低消費電力 の論理回路を実現している。一方、記憶トランジスタの形成領域には、図2Aに示すよう にバックゲート電極25を形成しているので、後述の(バックゲート電極)の欄で説明す るように、データの保持時間が長い記憶トランジスタMTを実現できる。

[0032]

(半導体装置の動作)

半導体装置の動作について図 4 ~図 6 で説明する。図 4 ~図 6 は、記憶トランジスタ M Tの断面の模式図である。図 4 はデータ "1"の書込み動作、図 5 はデータ "0"の書込み動作、図 6 はデータの読出し動作を示している。

[0033]

図4に示すように、記憶トランジスタMTへのデータ"1"の書込みには、記憶トランジスタMTに大きなチャネル電流が流れるバイアス条件を与える。例えば、ワード線WLに1.5V、ビット線BLに1.5Vを印加する。これにより、ドレイン領域7近傍でインパクトイオン化により発生する多数キャリア(図の例ではホールhole)をチャネルボディ19に蓄積する。

[0034]

一方、データ "0" 書込みは、図 5 に示すように、例えばワード線WLに 1. 5 V、ビット線BLに-1 Vを印加する。これにより、ドレイン領域 7 とチャネルボディ 1 9 の間の P N 接合を順バイアス状態として、ボディ 1 9 の多数キャリアをドレイン領域 7 側に放出させる。

[0035]

ボディ19のキャリア蓄積状態の相違は、記憶トランジスタMTのしきい値の相違として現れる。従って、図6に示すように、例えばワード線WLに1.5V、ビット線BLに0.2Vを与えて、セル電流の有無又は大小を検出することにより、データ"0", "1"の読出しができる。

[0036]

図7は、記憶トランジスタMTのドレイン電流 I d s ーゲート電圧 V g s 特性をデータ "0", "1"について示している。なお、チャネルボディ19の過剰の多数キャリアは、長時間放置すると、ドレイン領域7、ソース領域9との間のPN接合を介して抜ける。従って、DRAMと同様に一定周期でリフレッシュ動作を行うことが必要である。

[0037]

(バックゲート電極)

図2 C や図4に示すように、バックゲート電極25、第2ゲート絶縁膜27及びチャネルボディ19によりキャバシタCが構成される。キャバシタCにより、チャネルボディ19に蓄積されるホールを増やしている。これにより、データの保持時間の長い記憶トランジスタにしている。そして、半導体装置の動作の際、バックゲート電極25の電位は例えば-2 V に固定される。これにより、キャパシタCにホールが蓄積され易いようにしている。このように、バックゲート電極25は所定の電位にされており、このための電圧がバックゲート線BGLを介して配線層から供給される。バックゲート線と配線層との接続箇所の形態としては、次の二つがある。

[0038]

まず、一つ目を図 8 で説明する。図 8 はバックゲート線と配線層との接続部の断面図である。セルアレイが形成された領域のシリコン基板 11 に n^- 型拡散層が形成されている。上記接続部において、シリコン基板(n^- 型拡散層) 11 の表面に n^+ 型拡散層 57 が形成され、拡散層 57 の表面にシリサイド 59 が形成されている。拡散層 57 及びシリサイド 59 上には、埋め込み酸化層 13 及び素子分離部 3 が設けられておらず、シリコン窒化膜 39 を介して層間絶縁膜 41 が設けられている。層間絶縁膜 41 及びシリコン窒化膜 39 には、プラグ 61 が埋め込まれている。プラグ 61 は、その上端側で配線層(図示せず)と接続される。プラグ 61 の下端はシリサイド 59 とコンタクトしている。

[0039]

一方、図1、図2A及び図2Bに示すように、バックゲート電極25はバックゲート線BGLに接続され、この線BGLはシリコン基板(n^- 型拡散層)11とコンタクトしている。したがって、各バックゲート線BGLは、シリコン基板(n^- 型拡散層)11、 n^+ 型拡散層57及びシリサイド59を介してプラグ61に共通接続される。

[0040]

次に、二つ目を図9で説明する。図9は、バックゲート線と配線層との接続部の断面図である。一つ目では、各バックゲート線BGLがプラグ61に共通接続されているので、各バックゲート線BGLの電位を独立制御できない。これに対して、二つ目では、各バックゲート線BGLの電位を独立制御できるようにしている。以下、詳細に説明する。

[0041]

まずセルアレイ内では、図2B、図2Cとは異なり、各バックゲート線BGLは、シリコン酸化膜29によりシリコン基板11と絶縁分離されている。図1には図示していないが、各バックゲート線BGL上には、ワード線WLが分断されている部分がある(あるいは、図1には図示していないが、各バックゲート線BGL上にワード線WLを配置しない領域をセルアレイのある部分に設ける)。この部分が図9の接続部となる。この接続部には、シリサイド33及びシリコン層15が形成されていない。プラグ61の下端がバックゲート線BGLに形成されたシリサイド63にコンタクトしている。

[0042]

以上のように、バックゲート線BGL及びプラグ61をシリコン基板11と絶縁分離すると共に各バックゲート線BGLを異なるプラグ61と接続するようにしている。これにより、各バックゲート線BGLの電位を独立制御することができる。

[0043]

(第1実施形態の主な効果)

第1実施形態の主な効果を第1及び第2比較例と比較しながら説明する。図10は、第1比較例に係るセルアレイの一部の平面図である。図11は、図10のA1-A2線に沿った断面図である。図12は、図10のB1-B2線に沿った断面図である。図13は、図10のC1-C2線に沿った断面図である。図14は、第2比較例の断面図であり、第1比較例の図13と対応する。

[0044]

第1及び第2比較例では、バックゲート電極ではなく、側面電極53が設けられている。図13に示すように、第1比較例の側面電極53は、チャネルボディ19の側面と対向

するように素子分離部3下に設けられている。第2比較例の側面電極53は、図14に示すように、チャネルボディ19の側面及び底面と対向するように設けられている。

[0045]

側面電極53は、バックゲート電極25と同様の機能を有する。つまり、図13及び図14に示すように、側面電極53、絶縁膜及びチャネルボディ19でキャバシタCが構成され、キャバシタCにより、チャネルボディ19に蓄積されるホールを増やしている。第2比較例は、側面電極53がボディ19の底面でも対向しているため、第1比較例よりも、チャネルボディ19に蓄積されるホールをさらに増やすことができる。

[0046]

効果1:

第1実施形態は第1及び第2比較例に比べてリーク電流を小さくできる。この理由を説明する。図13に示すように、第1比較例では、埋め込み酸化層13をウエットエッチングして、そのエッチングされた箇所に側面電極53を埋め込んでいる。ウエットエッチングなので、埋め込み酸化層13は横方向にも削られる。したがって、側面電極53は、チャネルボディ19の底面の縁部と対向する位置にまで延びている。よって、キャバシタCは角部55を有する。一方、図14の第2比較例では、側面電極53がチャネルボディ19の側面及び底面と対向しているため、キャバシタCは角部55を有する。

[0047]

角部55では電界が集中するため、角部55でチャネルボディ19と側面電極53との間にリークパスができやすい。これにより、データ保持時間が短くなる問題が生じる。さらに、電界集中により角部に閾値の低い寄生トランジスタが形成されてしまい、ソース・ドレイン間のリーク電流が増大してしまう。

[0048]

これに対して、図2Cに示すように、第1実施形態では、素子分離部3の底部3aがチャネルボディ19(シリコン層)よりも下に位置している。言い換えれば、バックゲート線BGLの高さは、この線BGLとチャネルボディ19とがオーバーラップする部分よりもオーバーラップしない部分の方が低くされている。このため、キャバシタC(図2C)には上記角部が生じないため、チャネルボディ19と側面電極53とのリーク電流を小さくできる。また、寄生トランジスタも形成されないので、ソース・ドレイン間のリーク電流も小さくできる。

[0049]

効果2:

図10及び図14に示すように、素子形成領域5は、チャネルボディ19、ドレイン領域7及びソース領域9で構成される。第2比較例では、素子形成領域5下にまで側面電極53が延びている。このため、素子形成領域5下には埋め込み酸化層13がない。

[0050]

埋め込み酸化層 13 は、素子形成領域 5 (シリコン層)を支持する機能を有する。第 2 比較例では、図 10 のソース領域を x 方向に共通接続するシリコン層を設け、その下に残された埋め込み酸化層で素子形成領域 5 を支持しなくてはならない。ソース領域を共通接続するシリコン層の幅w 1 が小さすぎると、その下の酸化膜 13 が横方向に削られて完全になくなるため素子形成領域 5 (シリコン層)が自重により陥没する。この陥没を防ぐために埋め込み酸化膜の幅を 1 F確保するには、埋め込み酸化膜 13 が横方向に両側あわせて 1.5 F分削られることを見込み、幅w 1 を 2.5 Fまで大きくする必要があるため、記憶トランジスタのサイズ(セルサイズ)が大きくなってしまう。ここで、「F」はリソグラフィ技術で決まる加工最小寸法である。

[0051]

一方、第1実施形態では、図1、図2A及び図2Bに示すように、ドレイン領域7及びソース領域9下でシリコン層15を支持する、シリコン基板11上に設けられた埋め込み酸化層13を備える。この埋め込み酸化層13により、素子形成領域5(シリコン層)の機械的強度を確保している。

[0052]

第1実施形態は第2比較例と異なり、シリコン層15はドレイン領域7下でも埋め込み酸化層13で支持される。このため、ソース領域9下の埋め込み酸化層13の幅を、第2比較例よりも小さくできる。よって、第1実施形態によれば、記憶トランジスタMTのサイズを小さくすることができる。

[0053]

このサイズの一例は次の通りである。図1及び図2Aに示すように、バックゲート電極 25のゲート長(つまり、バックゲート電極25の幅) L1は2.5Fである。よって、 記憶トランジスタのサイズ(セルサイズ)Sは、7.0 F^2 ($=3.5F \times 2.0F$)と なる。バックゲート電極25のゲート長L1は、フロントゲート電極23(ワード線WL)のゲート長L2(=1F)より大きくする必要がある。そうしないと、ワード線WLの パターンとバックワード線BGLのパターンの合わせずれが生じた場合、ワード線WLに よって位置が規定されるチャネルボディ19の一部がバックゲート電極25の外側に位置 してしまい、チャネルボディとバックゲート電極との間の容量が低下してしまう。また埋 め込み酸化膜13の幅は1下が確保されており、2.5倍の素子形成領域5 (シリコン層)が自重により陥没しない。実験によれば埋め込み酸化膜13の幅の5倍の素子領域5で も陥没がないことを確認している。しかし、バックゲート線BGLのゲート長L1を無駄 に大きくするとセルサイズが大きくなるばかりか、後述するように寄生容量も増大するた め、3倍程度とすることが好ましい。このように、第1実施形態によれば、バックワード 線BGLのゲート長L1をフロントゲート電極23(ワード線WL)のゲート長L2のゲ ート長の1倍より大きく3倍以下に設定することにより、記憶トランジスタのサイズの小 型化を実現できる。

[0054]

効果3:

図14の第2比較例では、チャネルボディ19と同様にドレイン領域においても、その側面及び底面と対向するように側面電極53が配置されている。したがって、ドレイン領域と側面電極53とがオーバーラップする面積が大きくなり、これに伴ってドレイン領域と側面電極53で構成される寄生容量も大きくなる。この寄生容量が大きくなると、ビット線BLの電位の切り替えの高速化が困難となる。

[0055]

これに対して、図2Aに示すように、第1実施形態では、ドレイン領域7下に厚い埋め込み酸化層13が配置されている。このため、ドレイン領域7が、薄い第2ゲート絶縁膜27を介してバックゲート電極25とオーバーラップする面積を小さくできる。バックワード線BGLのゲート長L1をフロントゲート電極23(ワード線WL)のゲート長L2の3倍に設定した場合は、バックワード線BGLの全容量のうち寄生容量の比率は3分の2だけとなる。したがって、ドレイン領域7とバックゲート電極25で構成される寄生容量を小さくできるので、ビット線BLの電位の切り替えの高速化を実現できる。

[0056]

(半導体装置の製造方法)

第1実施形態に係る半導体装置の製造方法について、図15~図26 を用いて説明する。これらの図は、この製造方法を工程順に示すSOI 基板等の断面図である。これらの図で、A1-A2 断面は図2Aと、B1-B2 断面は図2Bと、C1-C2 断面は図2Cと、D1-D2 断面は図2Dと、それぞれ対応する。

[0057]

図15A、図15B、図15C及び図15Dに示すように、SOI基板17を準備する。SOI基板17は、支持基板となるシリコン基板11、埋め込み酸化層13(厚さ例えば150nm)、単結晶のp型のシリコン層15(厚さ例えば60nm)が積層された構造を有する。

[0058]

次に、シリコン層 1 5 を覆うように、熱酸化によって厚さ 2 n m のシリコン酸化膜(図 出証特 2 0 0 4 - 3 0 9 8 7 9 8

示せず)、C V D (Chemical Vapor Deposition)により厚さ180nmのシリコン窒化膜 65 (エッチングストッパの下層部の一例)、CVDにより厚さ180nmのシリコン酸 化膜67を、順に形成する。

[0059]

図16A、図16B、図16C及び図16Dに示すように、シリコン酸化膜67上にフ ォトリソグラフィによりレジストパターン69を形成する。図27は、レジストパターン 69の平面図である。レジストパターン69は、素子分離部3(図1)が形成される素子 分離部形成領域R2のパターンに対応する開口部71と、素子形成領域5(図1)のパタ ーンに対応するレジスト部73とを有する。なお、R1はワード線WLが形成されるワー ド線形成領域(第1ゲート線形成領域の一例)を示している。

[0060]

レジストパターン69をマスクにして、反応性イオンエッチングにより、シリコン酸化 膜67、シリコン窒化膜65、シリコン層15を選択的に除去する。つまり、素子分離部 形成領域R2の膜や層を選択的に除去する。そして、図17A、図17B、図17C及び 図17Dに示すように、レジストパターン69を剥離し、シリコン酸化膜67を除去する

$[0\ 0\ 6\ 1]$

次に、図18A、図18B、図18C及び図18Dに示すように、シリコン層15の側 面に厚さ2 nmの熱酸化膜(図示せず)を形成する。その後、シリコン窒化膜65及び埋 め込み酸化層13を覆うように、CVDにより、厚さ10nmのシリコン窒化膜77(エ ッチングストッパの上層部の一例)を形成する。窒化膜77上に段差を軽減するためのレ ジスト79を形成した後、この上にSOG(Spin On Glass)膜81を形成する。

[0062]

そして、レジストパターン83をフォトリソグラフィによりSOG膜81上に形成する 。レジストパターン83の平面図を図28に示す。パターン83は、レジスト部85とワ ード線形成領域R1に対応する開口部87とを有する。

[0063]

図19A、図19B、図19C及び図19Dに示すように、レジストパターン83をマ スクにして、反応性イオンエッチングにより、SOG膜81、レジスト79、シリコン窒 化膜77 (エッチングストッパの上層部の一例)及び埋め込み酸化層13を選択的に除去 する。

[0064]

そして、図20A、図20B、図20C及び図20Dに示すように、レジストパターン 83、SOG膜81及びレジスト79を除去する。シリコン窒化膜65,77によりエッ チングストッパ89が構成される。

[0065]

図29は、エッチングストッパ89の平面図である。シリコン窒化膜65.77のいず れも除去されている箇所が、エッチングストッパ89の開口部91となる。つまり、開口 部91は、ワード線形成領域R1と素子分離部形成領域R2とが交差する箇所に位置して いる。

[0066]

図21A、図21B、図21C及び図21Dに示すように、エッチングストッパ89が 形成された状態で、弗化アンモニウムにより、埋め込み酸化層13をウエットエッチング する。埋め込み酸化層13のエッチングは、開口部91付近から等方性に進む。図30は 、隣り合う開口部91付近の平面図である。開口部91から約0.75Fだけ埋め込み酸 化層13をエッチングして、隣り合うエッチング領域93を連結させる。エッチング量が 0.5Fならば、隣のエッチング領域93と連結することが可能であるが、連結を確実に するために、エッチング量を約0.75下にしている。

$[0\ 0\ 6\ 7\]$

このエッチングにより、チャネルボディが形成されるシリコン層15下に空洞部95を

有するエッチング領域93が形成されている。図31はエッチング領域93の平面図である。エッチング領域93は、ワード線形成領域R1の方向に沿って形成されている。ドレイン領域やソース領域が形成されるシリコン層15下を通りワード線形成領域R1が延びる方向に沿って埋め込み酸化層13が残されている。これらストライプ状に残された埋め込み酸化層13により、シリコン層15がその自重により陥没するのを防いでいる。

[0068]

弗化アンモニウムによるエッチングの終了後、ケミカルドライエッチング (CDE: Chemic al Dry Etching)により、空洞部 9 5 で露出しているシリコン層 1 5 をエッチングして、シリコン層 1 5 の厚みを例えば、3 0 n m程度にする。この露出しているシリコン層 1 5 にチャネルボディが形成される。したがって、シリコン層 1 5 の厚みは、チャネルボディ形成領域 R 3 (図 2 1 A) の方がドレイン領域やソース領域が形成される不純物領域形成領域 R 4 (図 2 1 A) よりも小さくなる。シリコン層 1 5 の厚みを薄くする工程は必須ではなく、必要に応じて行えばよい。

[0069]

チャネルボディを薄くすることで、次の(1)、(2)の効果が生じる。(1)チャネルボディとドレイン領域(ソース領域)との接合容量を小さくできるので、データ "0"とデータ "1"との信号差を大きくできる。これにより、誤ったデータ読出しを防止できる。(2)チャネルボディとドレイン領域(ソース領域)との間のリーク電流が減少するため、データ保持時間を長くできる。以上のように、チャネルボディを薄くすることで、第1実施形態に係る半導体装置(DRAM)の性能を向上させることができる。

[0070]

一方、不純物領域形成領域R4は比較的厚いため、ドレイン領域やソース領域の寄生抵抗を低減することができる。その理由を詳しく説明すると、ドレイン領域やソース領域のn型不純物を高濃度とすることができる。膜厚が薄い領域に高いドーズ量でn型不純物をイオン注入してしまうと半導体層全体がアモルファス化してしまい、その後の熱工程によって再結晶化しないため高抵抗化してしまう。膜厚が厚ければ高いドーズ量でn型不純物をイオン注入しても半導体層の低部に単結晶層が残るので、その後の熱工程により再結晶化する。さらに、n型不純物の濃度が薄いと、シリサイドを形成した場合、シリサイドと半導体層の界面抵抗が高くなってしまうのである。

[0071]

また、図3に示す論理回路を混載する場合、シリコン層15の厚みは、論理回路の形成領域の方が記憶トランジスタの形成領域よりも大きくしてもよい。これによれば、論理回路のドレイン領域やソース領域の寄生抵抗を低減することができると共に記憶トランジスタは、上記チャネルボディを薄くすることによる効果を得ることができる。

[0072]

次の工程を説明する。図22A、図22B、図22C及び図22Dに示すように、シリコン窒化膜77を異方性エッチングする。そして、熱酸化により、露出するシリコン基板11及びシリコン層15にシリコン酸化膜29を形成する。空洞部95で露出するシリコン層15と接触するシリコン酸化膜29が、第2ゲート絶縁膜27となる。第2ゲート絶縁膜27の厚みは10nm程度である。次に、CVDにより厚さ50nm程度のアモルファスシリコン膜96を形成し、この膜96を異方性エッチングする。

[0073]

図23A、図23B、図23C及び図23Dに示すように、弗化アンモニウムにより、露出するシリコン酸化膜29を除去した後、CVD(気相成長の一例)により、砒素がドープされたアモルファスシリコン膜97(導電膜の一例)をエッチング領域93に形成する。この膜97の厚みは、溝R2を埋め込むのに十分な膜厚、例えばR2の幅以上の膜厚とする(幅が200nmであれば、厚みを200nm以上とする)。

[0074]

次に、図24A、図24B、図24C及び図24Dに示すように、隣り合う素子分離部 形成領域R2間、つまり素子形成領域5にエッチングストッパ89が残された状態で、ア モルファスシリコン膜 9 7 (導電膜の一例)を、異方性エッチングによりエッチバックする。これにより、素子分離部形成領域R 2 のアモルファスシリコン膜 9 7 を薄くして、バックゲート線BGLをパターニングする。言い換えれば、第 2 ゲート絶縁膜 2 7 を介してバックゲート電極 2 5 が設けられるように、ワード線形成領域R 1 の方向に沿って、バックゲート電極 2 5 を共通接続するバックゲート線BGLをエッチング領域 9 3 にパターニングする。

[0075]

このパターニングにおいて、素子分離部形成領域R2の膜97がシリコン層15よりも下に位置するようにされている(図24C)。これにより、後の工程で形成される素子分離部において、その底部がシリコン層15よりも下に位置するようにできる。

[0076]

図24 (B) および図24 (D) に示すように、埋め込み酸化膜13上にアモルファスシリコン膜97が残存しないようにしている。これによってバックワード線BGLを互いに分離している。このことは、バックゲート線BGLをシリコン基板11と絶縁分離し各バックゲート線BGLをシリコン基板11に共通接続する場合は、埋め込み酸化膜13上にアモルファスシリコン膜97を残存させてもかまわない。

[0077]

バックゲート線BGLのパターニング後、熱燐酸により、素子形成領域5上のシリコン 窒化膜65が30nm程度後退するまで、シリコン窒化膜65をエッチングする。

[0078]

図25A、図25B、図25C及び図25Dに示すように、熱酸化により、シリコン層15の側壁に熱酸化膜(図示せず)を形成した後、素子分離部となるシリコン酸化膜99をSOI基板17の全面にCVDにより形成する。次に、シリコン窒化膜65をストッパにして、CMP(Chemical Mechanical Polishing)により、シリコン酸化膜99を平坦化する。

[0079]

そして、図26A、図26B、図26C及び図26Dに示すように、熱燐酸により、シリコン窒化膜65を除去する。これにより、素子分離部3が形成される。素子分離部3の上部3bは、シリコン層15より上に位置している。これにより、以後の工程のウエットエッチングの際に素子分離部3が多少削れても、バックゲート線BGLが露出するのを防止できる。

[0080]

素子分離部3の形成後、セルアレイ部のシリコン基板11に n^- 型拡散層を形成するために、加速エネルギー300keV、ドーズ量 1×10^{13} / cm² の条件でリンをイオン注入する。次に、記憶トランジスタMTの閾値を調整するためにシリコン層15に不純物をイオン注入する。そして、この不純物を活性化させる。シリコン層15の不純物濃度を下げて、チャネルボディ19が完全空乏化するようにしてもよい。この場合でも、バックゲート電極25にマイナス電位を与えることにより、チャネルボディ19の底部がホールの蓄積状態で、記憶トランジスタを動作させる。

[0081]

図2A、図2B、図2C及び図2Dに示すように、熱酸化により、シリコン層15上に第1ゲート絶縁膜21を形成する。そして、第1ゲート絶縁膜21上にCVDによりポリシリコン膜を形成して、このポリシリコン膜をパターニングする。これにより、ワード線WLを隣と間隔を設けて形成する。詳細には、チャネルボディ19が形成されるシリコン層15上に第1ゲート絶縁膜21を介してフロントゲート電極23が位置するように、この電極23を共通接続するワード線WLが、ワード線形成領域R1に形成される。

[0082]

その後、フロントゲート電極23の側面にサイドウォール37を形成し、シリコン層15中にドレイン領域7及びソース領域9を形成する。これらの領域7,9のシリコン層1

5上に、選択エピタキシャル成長により新たにシリコン層を形成する。そして、シリサイド33,35を形成する。新たなシリコン層により、シリサイド33と第2ゲート絶縁膜27とを離すことができる。これらが離れていないと、シリサイド33から拡散する金属原子により、バックゲート電極25とドレイン領域7(ソース領域9)との間のリーク電流が増大するのである。

[0083]

そして、層間絶縁膜41等を形成した後、ソース領域9に接続するソース線SLを隣と間隔を設けてワード線WLに沿って形成する。その後、ドレイン領域7に接続するビット線BLを隣と間隔を設けてワード線WLと交差するように形成する。

[0084]

(半導体装置の平面構造の変形例)

図1に示すように、素子分離部3は、y方向(ワード線WLと交差する方向)において連続しているが、分断されていてもよい。これを変形例として説明する。図32は第1実施形態に係る半導体装置の平面構造の変形例を示しており、図1と対応する。二本のワード線WL毎に素子分離部3が分断されている。

[0085]

しかしながら図1に示す平面構造は、図32に示す平面構造に比べて、次の二点で有利である。まず、一つ目を説明する。ゲート幅W(図32)のばらつきが大きいと、記憶トランジスタMTの閾値および電流値に大きなばらつきが生じる。記憶トランジスタMTでは、データ"1"の場合の閾値とデータ"0"の場合の閾値との差を利用して読み出し電流に差を生じさせ、データの読出しをする。したがって、閾値に大きなばらつきが生じると、データの誤った読出しが発生することがある。ゲート幅Wがばらついた時にたとえ閾値がばらつかない場合でも、電流値のばらつきが生じるため、データの読み出しマージンが低下し、メモリの歩留まりが低下する。

[0086]

素子分離部3のパターンは角部3cで丸みを帯びるため、これが原因でゲート幅Wが変動する。図1の素子分離部3は連続しているので、図32の素子分離部3に比べて領域3の角部が少なくなる。よって、図1の構造によれば、ゲート幅Wの変動量を小さくできるので、閾値および電流値のばらつきが小さくなり、したがって、データの誤った読出しが起こりにくくなる。

[0087]

次に二つ目を説明する。図1の構造は素子分離部3が連続しているため、ソース領域9が素子分離部3により分断される。したがって、バックゲート線BGLとソース領域9とのオーバーラップ面積は、図1の構造の方が図32の構造よりも小さくなる。よって、図1の構造によればリーク電流を小さくできる。

[0088]

「第2実施形態〕

第2実施形態に係る半導体装置は、論理回路を構成するトランジスタ(以下、ロジックトランジスタという)101である。図33は、このトランジスタ101の平面図であり、図1と対応する。トランジスタQは図1の記憶トランジスタMTに相当する。ロジックトランジスタ101は、三つのトランジスタQで構成される。よって、トランジスタ101のチャネルボディのチャネル幅は一つのトランジスタQのそれの3倍となるため、一つのトランジスタQよりも大きな電流を流すことができ、したがって高速動作が可能となる

[0089]

ロジックトランジスタQの構造を詳細に説明すると、トランジスタQの各フロントゲート電極は一本のゲート線(第1ゲート線の一例)GLに共通接続され、各バックゲート電極は一本のバックゲート線BGLに共通接続されている。また、トランジスタQの一方のソース/ドレイン領域103は配線層105に共通接続され、他方のソース/ドレイン領域107は配線層109に共通接続されている。なお、ソース/ドレイン領域とは、ソー

ス領域及びドレイン領域の少なくとも一方の機能を有する領域である。第2実施形態に係る半導体装置の断面構造や製造方法は第1実施形態と同様である。

[0090]

バックゲート線BGLの電位を固定することにより、ドレインの電界の広がりを抑えることができる。よって、トランジスタ101において、短チャネル効果の影響を小さくすることができる。第2実施形態も第1実施形態と同様の理由で素子分離部の底部がチャネルボディよりも下に位置する構造によりリーク電流を減らすことができる。また、各バックゲート電極のゲート長を各フロントゲート電極のゲート長の1倍より大きく3倍以下とすることで、トランジスタQのサイズを小さくできることや寄生容量を低減することができること等の効果を有する。チャネルボディだけを薄くする構造により接合容量と寄生抵抗を低減することができる。以上述べたロジックトランジスタにおけるこれらの効果により、高速かつ低消費電力で動作する論理回路を実現することができる。

[0091]

なお、ロジックトランジスタ101を構成するトランジスタQの数は三つに限定されず、ロジックトランジスタに要求される特性等を考慮して、その数を決めることができる。

[0092]

また、第2実施形態は、ゲート線GL、バックゲート線BGLがそれぞれストライプ状に設けられた構造でもよい。図34は、この構造の平面図であり、図33と対応する。図34のロジックトランジスタ111は、図33のロジックトランジスタ101を二つ並べた構造を有する。詳細に説明すると、トランジスタ101の一方と他方は、ソース/ドレイン領域107を共用している。また、トランジスタ101の一方と他方のソース/ドレイン領域103は、配線層105に共通接続されている。トランジスタ101の一方と他方のゲート線GLどうしは接続され、バックゲート線BGLどうしは接続されている。これにより、一つのロジックトランジスタ111が六個のトランジスタQにより構成される

【図面の簡単な説明】

[0093]

- 【図1】第1実施形態に係る半導体装置のセルアレイの一部の平面図である。
- 【図2A】図1のA1-A2線に沿った断面図である。
- 【図2B】図1のB1-B2線に沿った断面図である。
- 【図2C】図1のC1-C2線に沿った断面図である。
- 【図2D】図1のD1-D2線に沿った断面図である。
- 【図3】第1実施形態に係る半導体装置と混載される論理回路の構成要素となるトランジスタの断面図である。
- 【図4】第1実施形態に係る記憶トランジスタの"1"書込み動作を説明するための図である。
 - 【図5】同記憶トランジスタの"0"書込み動作を説明するための図である。
 - 【図6】同記憶トランジスタの読出し動作を説明するための図である。
 - 【図7】同記憶トランジスタの電圧-電流特性を示す図である。
- 【図8】第1実施形態に係るバックゲート電極と配線層との接続部の一例の断面図である。
- 【図9】第1実施形態に係るバックゲート電極と配線層との接続部の他の例の断面図 である。
- 【図10】第1比較例に係るセルアレイの一部の平面図である。
- 【図11】図10のA1-A2線に沿った断面図である。
- 【図12】図10のB1-B2線に沿った断面図である。
- 【図13】図10のC1-C2線に沿った断面図である。
- 【図14】第2比較例の断面図である。
- 【図15A】第1実施形態に係る半導体装置の製造方法の第1工程図(A1-A2断面)である。

```
【図15B】同第1工程図(B1-B2断面)である。
【図15C】同第1工程図(C1-C2断面)である。
【図15D】同第1工程図(D1-D2断面)である。
【図16A】同第2工程図(A1-A2断面)である。
【図16B】同第2工程図(B1-B2断面)である。
【図16C】同第2工程図(C1-C2断面)である。
【図16D】同第2工程図(D1-D2断面)
【図17A】同第3工程図(A1-A2断面)
                     である。
【図17B】同第3工程図(B1-B2断面)である。
【図17C】同第3工程図(C1-C2断面)
                     である。
【図17D】同第3工程図(D1-D2断面)
                     である。
【図18A】同第4工程図(A1-A2断面)
                     である。
【図18B】同第4工程図(B1-B2断面)
                     である。
【図18C】同第4工程図(C1-C2断面)
                      である。
【図18D】同第4工程図(D1-D2断面)である。
【図19A】同第5工程図(A1-A2断面)
                     である。
【図19B】同第5工程図(B1-B2断面)である。
【図19C】同第5工程図(C1-C2断面)である。
【図19D】同第5工程図(D1-D2断面)
                     である。
【図20A】同第6工程図(A1-A2断面)である。
【図20B】同第6工程図(B1-B2断面)である。
【図20C】同第6工程図(C1-C2断面)である。
【図20D】同第6工程図(D1-D2断面)である。
【図21A】同第7工程図(A1-A2断面)である。
【図21B】同第7工程図(B1-B2断面)である。
【図21C】同第7工程図(C1-C2断面)である。
【図21D】同第7工程図(D1-D2断面)である。
【図22A】同第8工程図(A1-A2断面)である。
【図22B】同第8工程図(B1-B2断面)である。
【図22C】同第8工程図(C1-C2断面)である。
【図22D】同第8工程図(D1-D2断面)である。
【図23A】同第9工程図(A1-A2断面)である。
【図23B】同第9工程図(B1-B2断面)である。
【図23C】同第9工程図(C1-C2断面)である。
【図23D】同第9工程図(D1-D2断面)である。
【図24A】同第10工程図(A1-A2断面)である。
【図24B】同第10工程図(B1-B2断面)である。
【図24C】同第10工程図(C1-C2断面)である。
【図24D】同第10工程図(D1-D2断面)である。
【図25A】同第11工程図(A1-A2断面)である。
【図25B】同第11工程図(B1-B2断面)である。
【図25C】同第11工程図(C1-C2断面)である。
【図25D】同第11工程図(D1-D2断面)である。
【図26A】同第12工程図(A1-A2断面)である。
【図26B】同第12工程図(B1-B2断面)である。
【図26C】同第12工程図(C1-C2断面)である。
【図26D】同第12工程図(D1-D2断面)である。
【図27】同第2工程で用いるレジストパターンの平面図である。
【図28】同第4工程で用いるレジストパターンの平面図である。
【図29】同第6工程で形成されたエッチングストッパの平面図である。
```


- 【図30】同第7工程におけるエッチングストッパの開口部付近の平面図である。
- 【図31】同第7工程図で形成されたエッチング領域の平面図である。
- 【図32】第1実施形態に係る半導体装置の変形例を示す平面図である。
- 【図33】第2実施形態に係る半導体装置の一例の平面図である。
- 【図34】第2実施形態に係る半導体装置の他の例の平面図である。

【符号の説明】


[0094]

1 · · · セルアレイ、3 · · · 素子分離部、3 a · · · 素子分離部の底部、3 b · · · 素 子分離部の上部、3 c · · · 素子分離部の角部、5 · · · 素子形成領域、7 · · · · ドレイ ン領域、9・・・ソース領域、11・・・シリコン基板(基板の一例)、13・・・埋め 込み酸化層(絶縁層の一例)、15・・・シリコン層(半導体層の一例)、17・・・S OI基板、19・・・チャネルボディ、21・・・第1ゲート絶縁膜、23・・・フロン トゲート電極(第1ゲート電極の一例)、25・・・バックゲート電極(第2ゲート電極 の一例)、27・・・第2ゲート絶縁膜、29・・・シリコン酸化膜、31・・・空隙部 、33、35・・・シリサイド、37・・・サイドウォール、39・・・シリコン窒化膜 、41・・・層間絶縁膜、43・・・ドレインプラグの下部、45・・・層間絶縁膜、4 7・・・ドレインプラグの中間部、49・・・層間絶縁膜、51・・・ドレインプラグの 上部、53・・・側面電極、55・・・キャバシタの角部、57・・・n+ 型拡散層、5 9・・・シリサイド、61・・・プラグ、63・・・シリサイド、65・・・シリコン窒 化膜(エッチングストッパの下層部)、67・・・シリコン酸化膜、69・・・、レジス トパターン、71・・・開口部、73・・・レジスト部、77・・・シリコン窒化膜(エ ッチングストッパの上層部)、79・・・レジスト、81・・・SOG膜、83・・・レ ジストパターン、85・・・レジスト部、87・・・開口部、89・・・エッチングスト ッパ、91・・・開口部、93・・・エッチング領域、95・・・空洞部、96、97・ ・・アモルファスシリコン膜、99・・・シリコン酸化膜、101・・・ロジックトラン ジスタ、103・・・ソース/ドレイン領域、105・・・配線層、107・・・ソース /ドレイン領域、109・・・配線層、111・・・ロジックトランジスタ、MT・・・ 記憶トランジスタ、WL・・・ワード線(第1ゲート線の一例)、DP・・・ドレインプ ラグ、SP・・・ソースプラグ、BL・・・ビット線、SL・・・ソース線、BGL・・ ・バックゲート線(第2ゲート線の一例)、PQ・・・PMOSトランジスタ、NQ・・ ・NMOSトランジスタ、C・・・キャバシタ、w1・・・ソース領域を共通接続するシ リコン層の幅、L1・・・バックゲート電極のゲート長(バックゲート電極の幅)、L2 ・・・フロントゲート電極(第1ゲート電極の一例)のゲート長、S・・・記憶トランジ スタのサイズ、R1・・・ワード線形成領域(第1ゲート線形成領域の一例)、R2・・ ・素子分離部形成領域、R3・・・チャネルボディ形成領域、R4・・・不純物領域形成 領域、W・・・ゲート幅、Q・・・トランジスタ、GL・・・ゲート線(第1ゲート線の 一例)


【書類名】図面【図1】




【図2A】



【図2B】




【図2C】




出証特2004-3098798


【図2D】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




[図14]




【図15A】




【図15B】




【図15C】




【図15D】




【図16A】




【図16B】




【図16C】




【図16D】




【図17A】




【図17B】




【図17C】




【図17D】




【図18A】




【図18B】




【図18C】




【図18D】




【図19A】




【図19B】




【図19C】




【図19D】




【図20A】




【図20B】




【図20C】




【図20D】




【図21A】




【図21B】




【図21C】




【図21D】




【図22A】




【図22B】




【図22C】




【図22D】




【図23A】




【図23B】




【図23C】




【図23D】




【図24A】




【図24B】




【図24C】




【図24D】




【図25A】




【図25B】




【図25C】




【図25D】




【図26A】




【図26B】




【図26C】




【図26D】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】



【図33】



【図34】



【書類名】要約書

【要約】

【課題】 サイズを小さくできる半導体装置を提供する。

【解決手段】 記憶トランジスタMTは、SOI基板のシリコン層に形成されており、チャネルボディの多数キャリア蓄積状態によりデータを記憶する。記憶トランジスタMTはバックゲート電極を有している。各バックゲート電極は、バックゲート線BGLに共通接続されている。バックゲート線BGLは、ワード線WL下のSOI基板の埋め込み酸化層を除去し、そこに形成されている。SOI基板のシリコン層(チャネルボディ、ドレイン領域7、ソース領域9)は、ドレイン領域7やソース領域9下に残された埋め込み酸化層で支持されている。

【選択図】 図1

ページ: 1/E

認定 · 付加情報

特許出願の番号 特願2003-394321

受付番号 50301938253

書類名 特許願

担当官 笹川 友子 9482

作成日 平成15年12月 2日

<認定情報・付加情報>

【提出日】 平成15年11月25日

特願2003-394321

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

[変更理由] 住 所

2001年 7月 2日

住所変更

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝